This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-349253

(43) Date of publication of application: 15.12.2000

(51)Int.CI.

H01L 27/10 H01L 21/3065 H01L 27/04 H01L 21/822 H01L 27/108 H01L 21/8242 H01L 21/8247 H01L 29/788 H01L 29/792

(21)Application number: 2000-130442

(71)Applicant: SAMSUNG ELECTRONICS CO LTD

(22)Date of filing:

28.04.2000

(72)Inventor: TEI TIGEN

(30)Priority

Priority number: 99 9915636

Priority date: 30.04.1999


Priority country: KR


(54) METHOD FOR DRY ETCHING FERROELECTRIC SUBSTANCE CAPACITOR STRUCTURAL BODY


(57)Abstract:

PROBLEM TO BE SOLVED: To provide a method for dry etching without re-vapor deposition of etching residues. when a ferroelectric substance capacitor structural body is formed.


SOLUTION: A ferroelectric substance PZT layer 110 and a rare metal electrode 120 are laminated on a silicon substrate 100, and a TiO2 hard mask 130 is formed thereon, and then it is patterned by a resist 140 so as to form a hard mask 131. The entire body is dry-etched by using a mixed gas of C12, 02 and Ar and the hard mask 131 as a mask, while an electrode 121 and a PZT111 are left successively, thereby forming a compact ferroelectric capacitor structural body which is of cell size and is formed almost vertical with respect to the substrate 100.







(D)



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or

application converted registration]
[Date of final disposal for application]
[Patent number]
[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-349253 (P2000-349253A)

(43)公開日 平成12年12月15日(2000.12.15)

(51) Int.Cl.7		識別記号		FΙ			デー	-7]-ド(参考)
H01L	27/10	451		H01L	27/10		451	
	21/3065				21/302		J	
	27/04				27/04		С	
	21/822				27/10		651	
	27/108				29/78		371	
			審査請求	未耐水 請	求項の数 8	OL	(全 11 頁)	最終頁に続く


(21)出願番号	特顧2000-130442(P2000-130442)	(71)出願人	390019839
(00) (feliate	W-2-2- (200 (200)		三星電子株式会社
(22)出顧日	平成12年4月28日(2000.4.28)	(70) 90 mt.de	大韓民国京畿道水原市八達区梅灘洞416
		(72)発明者	鄭 智 元
(31)優先権主張番号	99-15636		大韓民国京畿道、龍仁市、器與邑、農書
(32)優先日	平成11年4月30日(1999.4.30)		里 山14-1番地 三星綜合技術院内
(33)優先権主張国	韓国(KR)	(74)代理人	100064414

(54) 【発明の名称】 強誘電体キャパシタ構造体の乾式触刻方法


(57)【要約】 (修正有)


【課題】 強誘電体キャパシタ構造体を形成する際の蝕 刻残留物の再蒸着のない乾式蝕刻方法を提供する。


【解決手段】 シリコン基板100上に強誘電体P2T層110、貴金属電極120を積層した構造上にTiO2ハードマスク130を成膜し、レジスト140でパターニングしてハードマスク131を形成する。これをマスクとしてC12/02/Arの混合ガスを用いて順次電極121、P2T111を残して乾式触刻することにより基板100に対してほゞ垂直にきり立ったセルサイズを小型化した強誘電体キャパシタ構造体を形成し得る



弁理士 磯野 道造







【特許請求の節用】

【請求項1】 強誘電体層を介在してその両側の対向面に各々電極を具備した強誘電体キャパシタ構造体の乾式 触刻方法において、(a) 前記強誘電体キャパシタ構造体上にハードマスクを形成する段階と、(b) 前記ハードマスクを用いてC12/O2/Arの混合ガスで前記ハードマスク下部の電極及び強誘電体層を順次に触刻する 段階とを含むことを特徴とする強誘電体キャパシタ構造体の乾式触刻方法。

【請求項2】 前記電極は、Pt、Ir、Ru、Rhの 10 うちの少なくともいずれか1つの物質よりなることを特徴とする請求項1に記載の強誘電体キャパシタ構造体の乾式触刻方法。

【請求項3】 前記電極は、Pt/IrO2、Pt/RuO2、Pt/LSCO、Ir/IrO2、Ir/RuO2、Ir/LSCO、Ru/IrO2、Ru/RuO2、Ru/LSCOのうちの何れか1つの積層構造よりなることを特徴とする請求項1または請求項2に記載の強誘電体キャパシタの乾式蝕刻方法。なお、前記LSCOは、(LaxSr1-x) CoO3を表す。

【請求項4】 前記強誘電体層は、Pb (ZrxTi1-x) O3 (PZT)、 (PbxLa1-x) (ZryTi1-y) O3 (PLZT)、 SrBi2Ta2O9 (SBT)、 SrBi2 (TaxNb2-x) O9 (SBNT) のうちの何れか1つの物質よりなることを特徴とする請求項1に記載の強誘電体キャパシタの乾式蝕刻方法。

【請求項5】 前記電極/強誘電体層の構造はPt/PZT、Ir/PZT、Ru/PZT、Pt/IrO2/PZT、Ir/IrO2/PZT、Ru/RuO2/PZT、Ir/IrO2/PZT、Ru/RuO2/PZT、Ir/RuO2/PZT、Pt/RuO2/PZT、Pt/SBT、Ir/SBT、Ru/SBT、Pt/IrO2/SBT、Ir/IrO2/SBT、Ru/IrO2/SBT、Ir/RuO2/SBT、Ru/RuO2/SBT、Ir/RuO2/SBT、Ru/RuO2/SBT、Ir/RuO2/SBT、可2/SBT、Ir/RuO2/SBT、Ru/RuO2/SBT、Ir/RuO2/SBT、可2/SBT、Ir/RuO2/SBTのうちの何れか1つの積層構造よりなることを特徴とする請求項1乃至4の何れか1項に記載の強誘電体キャパシタ構造体の乾式触刻方法。

【請求項6】 前記(a)段階は、

(a-1)前記ハードマスク物質をリアクティブスパッタリング法、スパッタリング法、スピンコーティング法 40及び化学気相蒸着法のうちの何れか1つの方法で前記強誘電体構造体上に蒸着させるサブ段階と、

(a-2) 前記ハードマスク物質蒸着層上にフォトレジストマスクを形成するサブ段階と、

(a-3) 前記ハードマスク物質蒸着層を触刻して前記 ハードマスクを形成するサブ段階と、

(a-4) 前記ハードマスク上に残っているフォトレジストマスクを取り除くサブ段階とを含むことを特徴とする請求項1に記載の強誘電体キャパシタ構造体の乾式触刻方法。

【請求項7】 前記(a-1)サブ段階で前記ハードマスク物質としてTiO2、SiO2、Al2O3、RuO2、CrO2及びTiNのうちの少なくとも何れか1つの物質を使用し、前記(a-3)サブ段階で前記ハードマスク物質蒸着層はCl2/C2F6/Arの混合ガスで触刻することを特徴とする請求項6に記載の強誘電体キャパシタ構造体の乾式触刻方法。

【請求項8】 前記(b)段階で前記C12/O2/Arの混合ガスの混合比は、C12ガスを10乃至40%とし、O2ガスを10乃至50%とし、かつ、(O2/C12)>1.0の条件を満たすことを特徴とする請求項1に記載の強誘電体キャパシタ構造体の乾式触刻方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は強誘電体メモリのような強誘電体を用いた各種素子に備えられた強誘電体キャパシタ構造体の乾式触刻方法に関する。

[0002]

【従来の技術】従来の不揮発性強誘電体メモリ(FeR 20 AM)素子は、キャパシタとトランジスタとを含み、そのキャパシタは強誘電体物質を用いた強誘電体キャパシタで構成されている。前記強誘電体キャパシタは、図1(A)、(B)に示すように、強誘電体薄膜の両側対向面の各々に電極を配したMFM(Metal/Ferroelectric/Metal)構造よりなる。

【0003】このときに用いられる電極は、主に、貴金属の白金(Pt)、ルテニウム(Ru)、イリジウム(Ir)等の金属とこれらの金属の酸化物との各種組み合わせからなるもの、または前記金属の中から選択された少なくとも1つのもので構成される。このような強誘電体キャパシタを製造するにあたって、強誘電体薄膜と電極とを適切な形状に触刻することが必要である。その際、所要の強誘電体キャパシタの構造に応じて電極と強誘電体とを1つのマスクで同時に触刻する場合と、電極と強誘電体とを2つのマスクで各々別々に触刻する場合がある。

【0004】また、前記強誘電体をゲート絶縁層に使用することによって前記MFM構造の強誘電体キャパシタ無しでメモリ素子を構成する単一トランジスタメモリ素
40 子を有する不揮発性強誘電体メモリ(FeRAM)素子として、MFS FET {Metal/Ferroelectric/Silicon Field Effect Transistor(金属/強誘電体/シリコン電界効果型強誘電体素子)} (図略)や、図2 (A)及び図2(B)に示されるような強誘電体とシリコンとの反応を制御するための絶縁体を使用するMFIS FET {Metal/Ferroelectric/Insulator/Silicon Field Effect Transistor(金属/強誘電体 / 絶縁体/シリコン 電界効果型強誘電体素子)} があ

る。

【0005】このようなMFS FETやMFIS FETのゲート電極を所望の形状に形成する場合には、それぞれ、ゲート電極 (Pt)と強誘電体薄膜 {PZT:Pb(ZrxTi 1 -x)O3}、前記両者と絶縁体薄膜(TiO2)に対して1つのマスクを使用して同時に触刻し、前記ゲート電極と強誘電体薄膜等の触刻された側面(以下、「触刻側面」という。)が基板に対してなす角度(以下、「角度」という。)をなるべく90°程度に形成して適切なパターン形状とするべきである。

【0006】しかしながら、図1(A)、(B)に示す MFM構造の強誘電体キャパシタや、MFS FETまたは図2(A)、(B)に示すMFIS FETのゲート電極を形成する際に、それらの電極と強誘電体等を1つのマスクで同時に触刻することによって前記貴金属等を適切なパターン形状とすることは難しい。

【0007】即ち、図1(A)、図2(A)に示されるように、前記電極の触刻側面に、触刻によって発生した触刻残留物が再蒸着した層(以下、「再蒸着」という。)1、10が発生し易く、それに伴って、電極の触 20刻側面の輪郭(profile)も図1(B)及び図2(B)に示されるように基板と触刻側面との傾斜角度(以下、「触刻傾斜角度」という。)が45°以下となり、電極の下部に位置する強誘電体薄膜または強誘電体薄膜と絶縁体薄膜の触刻側面の輪郭も触刻傾斜角度が45°以下に劣化されてマスクよりも触刻されたパターンの方が大きくなる。このような従来の触刻法を詳しく説明すれば次の通りである。

【0008】前記強誘電体キャパシタを構成する電極を パターン化して形成するために、一般に乾式蝕刻法が使 われるが、Pt、Ru、Irなどの金属からなる電極は 反応性が非常に小さいため触刻ガスとの化学反応による 触刻を充分に行うことが難しい。従って、Pt、Ir、 Ruなどからなる電極の蝕刻時には、蝕刻率を増加させ て触刻残留物を抑制させたり、その触刻残留物の量を減 らしてその再蒸着を防いだりするために、比較的反応性 の強い塩素ガスを過剰な量で使用することになる。通 常、かかる場合に用いられるフォトレジストマスクはこ の塩素ガスの攻撃を受けて侵食され易い。特に、フォト レジストマスクは上面のみならず側面にも塩素ガスの攻 40 撃を受け易いため、フォトレジストマスク側面の傾斜角 度が所望の90°からそれ以下に減少し、大部分のフォ トレジストマスクが所期のパターン形状を失い、パター ンの大きさが垂直方向のみならず水平方向にも縮まる。 その結果、パターンの触刻傾斜角度は45°を超えない ものとなり易い。

【0009】もし、このようにして触刻された電極の触刻傾斜角度で電極の下部の強誘電体(PZT等)薄膜をパターニングするならば触刻される強誘電体の触刻傾斜角度も、45°以下に形成されてしまうこととなる。図 50

3 (A) 及び図3 (B) は既存のフォトレジストを用いた従来の触刻法によって形成された1例のPt/P2Tスタック構造の断面を示すSEM(走査型電子顕微鏡)写真である。

【0010】図3(A)、図3(B)に示されるように、従来の触刻法によって形成された1例のPt/P2Tスタック構造では、電極と強誘電体の触刻傾斜角度は45°より小さくなっていることが分かる。このような従来の触刻法によれば、電極と強誘電体薄膜の厚さに応じてパターンのサイズが大きくなり、その結果として単位セルのサイズも設計したものに比べて大きくなる。また、それに伴って電極の大きさも変化するため、実際にパターンを形成(触刻)した後の強誘電体キャパシタの電荷量と設計段階での電極の大きさによる電荷量との間に差が生じ、製造された強誘電体キャパシタ構造体では所望の性能が得られなくなるという問題点が引き起こされる。

[0011]

【発明が解決しようとする課題】本発明は前記問題点を改善するために創案されたものであって、ハードマスクと、適切な混合ガスで構成される触刻ガスとを使用することによって触刻残留物を減らしてその再蒸着を防ぎ、電極及び電極下部の強誘電体薄膜等の触刻された側面が基板となす傾斜角度を適切に増加させる強誘電体キャパシタ構造体の乾式触刻方法を提供することを目的とする。

[0012]

【課題を解決するための手段】前記目的を達成するために本発明の第1の態様は、強誘電体層を介在してその両側の対向面に各々電極を具備してなる強誘電体キャパシタ構造体の乾式触刻方法において、(a)前記強誘電体キャパシタ構造体上にハードマスクを形成する段階と、(b)前記ハードマスクを用いてC12/O2/Arの混合ガスで前記ハードマスク下部の電極及び強誘電体層を

【0013】また、本発明の第2の態様は、前記第1の 態様において、前記電極はPt、Ir、Ru、Rhのう ちの少なくとも何れか1つの物質よりなるように構成し た。

順次に蝕刻する段階とで構成した。

【0014】また、本発明の第3の態様は、前記第1または第2の態様において、前記電極はPt/IrO2、Pt/RuO2、Pt/LSCO、Ir/IrO2、Ir/RuO2、Ir/LSCO、Ru/IrO2、Ru/RuO2、Ru/LSCOのうちの何れか1つの積層構造を構成するのが好ましい。なお、前記LSCOは、(LaxSr1-x) CoO3を表す。

【0015】また、本発明の第4の態様は、前記第1の 態様において、前記強誘電体層はPb (ZrXTi1-x) O3 (以下、PZTと称する。)、(PbxLa1-x) (ZryTi1-y) O3 (以下、PLZTと称する。)、

SrBi2Ta2O9(以下、SBTと称する。)、SrBi2(TaxNb2-x) O9(以下、SBNTと称する。)のうちの何れか1つの物質で形成すると都合がよい。

【0016】さらに、本発明の第5の態様は、前記第1 乃至第4の態様において、前記電極/強誘電体層の構造 はPt/PZT、Ir/PZT、Ru/PZT、Pt/ IrO2/PZT、Ir/IrO2/PZT、Ru/Ru O2/PZT、Ir/RuO2/PZT、Pt/RuO2/ PZT、Pt/SBT、Ir/SBT、Ru/SB T、Pt/IrO2/SBT、Ir/IrO2/SBT、 Ru/IrO2/SBT、Pt/RuO2/SBT、Ru/ RuO2/SBT、Ir/RuO2/SBTのうちの何 れか1つの積層構造よりなることが望ましい。

【0017】また、本発明の第6の態様は、前記第1の態様において、前記(a)段階は、(a-1)前記ハードマスク物質をリアクティブスパッタリング法、スパッタリング法、スピンコーティング法及び化学気相蒸着法のうちの何れか1つの方法で前記強誘電体構造体上に蒸着させるサブ段階と、(a-2)前記ハードマスク物質 20蒸着層上にフォトレジストマスクを形成するサブ段階と、(a-4)前記ハードマスクを形成するサブ段階と、(a-4)前記ハードマスクと形成するサブ段階と、(a-4)前記ハードマスク上に残っている前記フォトレジストマスクを取り除くサブ段階とを含むことが好ましい。

【0018】さらにまた、本発明の第7の態様は、前記第6の態様において、前記(a-1)サブ段階で前記ハードマスク物質としてTiO2、SiO2、Al2O3、RuO2、CrO2及びTiNのうちの少なくとも何れか1つの物質を使用し、前記(a-3)サブ段階で前記ハードマスク物質蒸着層はCl2/C2F6/Arの混合ガスで触刻するように構成した。

【0019】そして、本発明の第8の態様は、前記第1の態様において、前記(b)段階で前記C12/O2/Arの混合ガスの混合比はC12ガスを10乃至40%とし、O2ガスを10乃至50%とし、かつ、(O2/C12)>1.0の条件を満たすことが望ましい。

[0020]

【発明の実施の形態】以下、添付した図面に基づき本発明に係る強誘電体キャパシタ構造の乾式触刻方法を詳しく説明する。

【0021】本発明は強誘電体キャパシタを構成する電極の触刻時、または電極と強誘電体とを1つのマスクを用いて触刻する場合、一般のフォトレジストマスクの代りにハードマスクを使用すると共に、適切な組成を有する触刻ガスを選択して使用することによって、図4

(A) 及び図4 (B) に示されるように、触刻後に発生する再蒸着や触刻残留物がなく触刻傾斜角度を80°程度以上にして所望の電極形状にパターン形成する新たな乾式触刻方法を提示する。その主な内容は次の通りであ

る。

【0022】本発明の第1の実施形態は、従来の触刻方法の問題点を克服するために従来の強誘電体キャパシタ構造体の触刻時に使われたフォトレジストマスクの代りにTiO2、SiO2、Al2O3、RuO2、CrO2の酸化膜及びTiN膜のうちの少なくとも1つからなるハードマスクを用いるものである。

【0023】この中で、特にTiO2薄膜をハードマスクとして用いる場合には、常温でリアクティブスパッタリング法でTiO2薄膜を電極層の上などに蒸着した後、650℃で30分間アニーリングしてアナタース相(anatase phase)やルチル相(rutile phase)の構造を含むように結晶化して使用するのが好ましい。このようにして蒸着されたTiO2薄膜はフォトレジストマスクを用いるフォトリソグラフィー工程によってパターニングされた後、C12/C2F6/Arの混合ガスを使用して触刻する。このような触刻によってパターニングされたTiO2薄膜は電極と強誘電体薄膜の触刻のためのハードマスクとして使われる

【0024】本発明の第2の実施形態は、このようなTiO2からなるハードマスクを用いた場合に、電極(Pt)と強誘電体(PZT:PbZrxTil-xO3)の各薄膜の触刻を行うためにC12/O2/Arの混合ガスを使用してそれぞれの薄膜に対する最適の触刻工程を提示するものである。

【0025】即ち、C12/Arの触刻ガスにO2ガスを含めて使用すれば、TiO2からなるハードマスクは既存のフォトレジストとは違ってマスクの腐食(erosion)の量が最小となる。従って、このTiO2からなるハードマスクの大きさが充分に保持されながら電極と強誘電体の各薄膜が触刻されるので電極と強誘電体の触刻傾斜角度が適切に増加する。このようにTiO2からなるハードマスクの厚さを適切に調節することによって電極と強誘電体の各薄膜を触刻した後に残存している前記ハードマスクの厚さは100Å以下となり、その上面に強誘電体キャパシタの反応隔壁層として用いられるTiO2薄膜を蒸着して形成された強誘電体キャパシタ構造体を次の工程に送る。

【0026】次に、図5(A)乃至図5(D)を参照して本発明の実施の形態を更に詳細に説明する。図5

(A) 乃至図5 (D) は本発明に係る乾式触刻方法を適用して強誘電体キャパシタ構造体を形成する触刻工程を各工程段階別に示す断面図である。まず、図5 (A) に示されるように、シリコン基板100上に強誘電体薄膜(PZT)110、電極層(Pt)120及びハードマスク(TiO2)130が順次に積層された積層構造物を作製する。その後、その積層構造物の上に従来公知の方法でパターニングされたフォトレジストマスク140を形成する。

50

30

【0027】ここで、強誘電体キャパシタの電極としては前記Ptのほかに、Ir、Ru、Rhの金属のうちの少なくとも1つの物質を使用することができる。また、強誘電体キャパシタの電極は、Pt/IrO2、Pt/RuO2、Pt/LSCO、Ir/IrO2、Ir/RuO2、Ir/LSCO、Ru/IrO2、Ru/RuO2、Ru/LSCO00うちの何れか1つの積層構造を有するように形成してもよい。

【0028】また、前記強誘電体薄膜としてはPb (ZrxTil-x) O3 (以下、PZTと称する。)、 (Pbx 10 Lal-x) (ZryTil-y) O3 (以下、PLZTと称する。)、SrBi2Ta2O9 (以下、SBTと称する。)、SrBi2(TaxNb2-x) O9 (以下、SBN Tと称する。) のうちの何れか1つの物質を使用すると都合がよい。

【0030】そして、前記ハードマスクを構成する物質としては前記TiO2のみならず、SiO2、Al2O3、RuO2及びCrO2などの酸化膜とTiN膜のうちの少なくとも1つを使用することができる。また、これらの酸化膜の形成法として、リアクティブスパッタリング法、スパッタリング法、スピンコーティング法、化学気 30相蒸着(CVD)法の何れか1つの蒸着法を用いることができる。

【0031】次いで、図5(B)に示されるように、パターニングされたフォトレジストマスク140を用いてC12/C2F6/Arの混合ガスによってハードマスク(TiO2)130を触刻して所定のパターンを形成し、その後、フォトレジストマスク140を従来公知の方法で除去してパターニングされたハードマスク(TiO2)131を形成する。

【0032】そして、図5 (C) 及び図5 (D) に各々示されるように、パターニングされたハードマスク (TiO2) 131を用いてC12/O2/Arの混合ガスで電極層 (Pt) 120及び強誘電体薄膜 (PZT) 110を順次に触刻し、電極 (Pt)のパターン121及び強誘電体薄膜 (PZT)のパターン111を形成する。その際、C12、O2及びArガスの量の混合比率を適切に調節してハードマスク131の触刻率に対する電極層 (Pt) 120と強誘電体薄膜 (PZT) 110の触刻率、即ち電極と強誘電体との選択度 (Pt/TiO2、PZT/TiO2)を最大にして触刻工程を行う。その

際、前記触刻が行われる触刻炉の触刻条件としては、例えば、Coil RF powerを600乃至1000Wとし、プラテンに印加されるDCバイアス電圧(Dc bias to platen)は300乃至500Vとし、ガス圧力は0.133乃至0.665Pa(1.0乃至5.0mTorr)程度とすることができる。

【0033】本発明者等は、TiO2からなるハードマスクを使用したPt薄膜を触刻する場合に、前記触刻炉の触刻条件で、C12ガスの量を10%及び20%に固定したままO2ガスの量を増加させ、C12/O2/Arの混合ガス中のO2ガスの割合と、TiO2からなるハードマスクの触刻率及びPt電極の触刻率並びにPt/TiO2選択度との関係を求めた。その実験結果を図6及び図7のグラフに示す。

【0034】図6及び図7は、各々C12ガスの量を10%、20%に固定した状態で、O2ガスの供給量に応じた電極(Pt)とハードマスク(TiO2)層の触刻率及びPt/TiO2の触刻選択度を示すグラフである。図6及び図7に示されるように、C12ガスよりO2ガスの量が多い条件でPt/TiO2選択度が増加することが分かる。しかし、O2ガスの量がC12ガスの量より過多になるとPt電極の触刻率が低下し前記選択度が低下するので触刻されたPt電極の傾斜角度を考慮して最適のガス量を使用しなければならない。

【0035】図8は、Coil RFパワーを800Wとし、ガス圧力を0.133Pa(1.0mTorr)とし、プラテンに印加されるDCバイアス電圧を300Vとした条件で、基板上に形成されたPt薄膜を、その上にTiO2からなるハードマスクを用いて触刻したときのTiO2からなるハードマスク及びPt薄膜の傾斜輪郭を示す断面SEM写真である。図8に示されるように、本発明の構成要件にて触刻を行えばPt薄膜などの触刻傾斜角度を80℃程度に形成させることが可能なことが分かる。

【0036】次に本発明者等は、TiO2からなるハードマスクを使用したPZT薄膜の触刻の場合においても、前記触刻炉の触刻条件を、前記した通りに、Coil RF powerを600乃至1000Wとし、プラテンに印加されるDCバイアス電圧(Dc biastoplaten)を300乃至500Vとし、ガス圧力を0.133乃至0.665Pa(1.0乃至5.0mTorr)程度とし、C12ガスの量を20%及び30%に固定した状態でO2ガスの量を変化させて、C12/O2/Arの混合ガス中のO2ガスの割合と、TiO2からなるハードマスク及びPZT薄膜の触刻率並びにPZT/TiO2選択度との関係を調べた。その実験結果を図9及び図10のグラフに示す。

【0037】図9及び図10は、各々C12ガスの量を 50 20%、30%に固定した状態で、O2ガスの供給量に

応じるハードマスク(TiO2)層と強誘電体(PZT)層の触刻率及びPZT/TiO2の触刻選択度を示すグラフである。図9及び図10に示すように、前記したTiO2からなるハードマスクを用いたPt電極触刻の場合と同様、C12ガスの量よりO2ガスの量の方が多い場合にPZT/TiO2選択度が高いということが分かる。但し、O2の量が過多の場合にはPZT薄膜の触刻率が大きく減少することが分かる。従って、TiO2からなるハードマスクを用いたPZT触刻の場合でも触刻されたPZT薄膜の触刻傾斜角度を観察して最適の触 10刻条件を設定すべきである。

【0038】即ち、触刻用のC12/O2/Ar混合ガスの混合比はC12ガスを10乃至40%とし、O2ガスを10乃至50%とし、残部をArガスとするが、(O2/C12)>1.0の条件を満たすように、酸素ガスの量が塩素ガスの量より多くなるように供給することが望ましい。

【0039】図11は図10に示された条件でTiO2からなるハードマスクを用いて触刻されたPt/PZT 薄膜の傾斜輪郭を示すSEM写真である。図11に示されるように、本発明の構成要件にて触刻を行えばPZT 薄膜などの触刻傾斜角度を75°程度に形成させることが可能なことが分かる。なお、本発明者等は、TiO2 からなるハードマスクのほかに、SiO2、A12O3、RuO2、CrO2及びTiNのいずれか1つからなるハードマスクについても本実施形態の条件をそのまま適用して、前記触刻傾斜角度を75°程度以上に形成することができることを明らかとした。

【0040】以上、説明した触刻用混合ガスの混合比と Pt電極及びTiO2からなるハードマスクの各触刻率並びにPt/TiO2選択度との関係について調査した実験結果をまとめると、触刻用のC12/O2/Ar混合ガスの混合比はC12ガスを10乃至40%とし、O2ガスを10乃至50%とし、残部をArガスとするが、

(O2/C12) > 1. 0の条件を満たすように、即ち、酸素ガスが塩素ガスより多くなるように供給することが望ましい。なお、本発明はこの実施の形態に限定されるものではなく、本発明の技術的思想に基づく限りにおいて適宜に変形することが可能である。即ち、本発明は、本実施形態で説明したようなTiO2からなるハードマスクのみならず、SiO2、A12O3、RuO2、CrO2及びTiNのいずれか1つからなるハードマスクについても本実施形態の条件をそのまま適用して、触刻傾斜角度を適切に増加させた強誘電体キャパシタ構造体が得られるようにするものである。

[0041]

【発明の効果】以上説明した通りに構成される本発明によれば、以下のような効果を奏する。即ち、本発明に係る触刻工程を用いれば、強誘電体キャパシタを含む強誘電体メモリ素子の製造時に単位セルのサイズを大幅に縮 50

小させることができる。

(6)

【0042】また、前記強誘電体キャパシタを含まず、 強誘電体をゲート絶縁層として用いる単一のトランジス タメモリ素子を有するMFS、またはMFISの製造時 には、触刻されるゲートスタックPt/PZTまたはP t/PZT/TiO2と、ドーピングで形成されるソー スとドレインとの適切な連結が特に重要であるが、この とき触刻された前記ゲートスタックの傾斜角度を適切に 増加させることができるのでMFS、またはMFIS構 造の強誘電体メモリ素子を所望の形状に形成し易くな り、前記ゲートスタックと前記ソースとドレインとを適 切に連結させることができる。さらに、この素子の大き さを大幅に縮小させることも可能となる。

【0043】そして、TiO2、SiO2、Al2O3、RuO2、CrO2及びTiNの何れか1つからなるハードマスクを使用して触刻する場合に、触刻ガスとしてCl2/Arの混合ガスにO2ガスを添加したものを用い、電極や強誘電体の触刻に対して各々最適の触刻工程の条件範囲を提示したので、この条件を適用すれば、以下のような効果が得られる。

(1)触刻後に触刻残留物が存在しないので触刻後の残留 物の除去やクリーニングなどを含む後続の処理工程が不 要となる。従って、従来の触刻方法に比べて製造コスト を大幅に削減することができる。

【0044】(2)電極の触刻された側面が基板となす傾斜角度は80°程度となり、電極と強誘電体薄膜とを共に触刻する場合にも約75°以上の前記傾斜角度が得られる。従って、従来の方法より単位素子の大きさを縮小させることができる。

30 【0045】(3)即ち、本発明によれば、強誘電体キャパシタの構造(例えば、2T-2CFeRAM、1T-1C FeRAMなど)に応じ、または単一トランジスタからなるメモリ素子を含むMFS FETまたはMFIS FETの電極と強誘電体薄膜の触刻された側面の傾斜角度を増加させるために電極と強誘電体とをそれぞれのマスクで分離して触刻することによって所要経費を節減することができると共に、製造時間を短縮することができる。その結果、製造されるメモリ素子の経済性を高めることができるようになって市場競争力を充分に確40 保しうる。

【図面の簡単な説明】

【図1】(A)及び(B)は各々従来の乾式触刻方法をMFMキャパシタ構造体の形成に適用した結果を示す断面図である。

【図2】(A)及び(B)は各々従来の乾式触刻方法を MFISキャパシタ構造体の形成に適用した結果を示す 断面図である。

【図3】(A)及び(B)は各々従来の乾式触刻方法を MFMキャパシタの形成に実際に適用した結果を示す断 面写真であって、(B)は(A)の部分拡大写真であ

る。

【図4】(A)及び(B)は各々本発明に係る乾式触刻 方法をMFMキャパシタ及びMFISキャパシタの形成 に適用した結果を示す断面図である。

【図5】(A)乃至(D)は本発明に係る乾式蝕刻方法 を適用して強誘電体キャパシタ構造体を形成する蝕刻工 程を工程段階別に示す断面図である。

【図6】 C12ガスの量を10%に固定した状態でO2ガスの供給量に応じた電極 (P·t) とハードマスク (TiO2) 層の蝕刻率及びPt/TiO2の蝕刻選択度を示す 10グラフである。

【図7】 C 12ガスの量を20%に固定した状態でO2ガスの供給量に応じた電極 (P t) とハードマスク (T i O2) 層の触刻率及びP t /T i O2の触刻選択度を示すグラフである。

【図8】800WのCoil RFパワー、0.133 Pa (1mTorr) のガス圧力及び300VのDCバイアス電圧の条件により実際に形成された電極 (Pt) とハードマスク (TiO2) の傾斜輪郭を示す断面SE M写真である。

【図9】 C12ガスの量を20%に固定した状態でO2ガスの供給量に応じるハードマスク (TiO2)層と強誘

電体(PZT)層の触刻率及びPZT/TiO2の触刻 選択度を示すグラフである。

12

【図10】C12ガスの量を30%に固定した状態でO2ガスの供給量に応じるハードマスク (TiO2)層と強誘電体 (PZT)層の蝕刻率及びPZT/TiO2の蝕刻選択度を示すグラフである。


【図11】800WのCoil RFパワー、0.133 Pa (1mTorr) のガス圧力及び300VのDC バイアス電圧の条件により実際に形成された電極とハードマスク (Pt/TiO2) の傾斜輪郭を示す断面SE M写真である。

【符号の説明】


- 1,10 触刻残留物が再蒸着した層
- 20 TiO2
- 100 基板 (Si)
- 110 強誘電体薄膜 (PZT)
- 111 パターニングされた強誘電体薄膜 (PZT)
- 120 電極層 (Pt)
- 121 パターニングされた電極層 (Pt)
- 20 130 ハードマスク (TiO2)
 - 131 パターニングされたハードマスク (TiO2)
 - 140 フォトレジストマスク

【図1】

(A) (従来の技術)




(B) (従来の技術)




【図2】

(A) (従来の技術)




(B) (従来の技術)





【図3】


(A) (従来の技術)




(B) (従来の技術)









[図8]





【図11】



フロントページの続き

識別記号

(51) Int. CI. '	
H01L	21/8242
	21/8247
	29/788
	29/792

FΙ

テーマコード(参考)

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平9-82687

(43)公開日 平成9年(1997)3月28日

(51) Int.CL°		識別記号	庁内整理番号	FΙ				技術表示箇所
. H01L	21/3065			H01L	21/302		F	
C 2 3 F	4/00			C 2 3 F	4/00		E	
H01L	21/28			H.0 1 L	21/28		F	
	21/3213				21/302		Α	
# H01L	29/78						С	
			審査請求	未請求 請求	求項の数4	OL	(全 9 頁)	最終質に続く

(21)出願番号

特願平7-239858

(22)出願日

平成7年(1995)9月19日

(71) 出頭人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 川崎 賢

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(74)代理人 弁理士 深見 久郎 (外3名)

(54) 【発明の名称】 半導体装置の製造方法

(57)【要約】

【課題】 所望のパターンを良好に形成するとともに、 歩留りの高い半導体装置を得ることができ、かつ、工程 数を削減し生産コストを低減することのできる半導体装 置の製造方法を提供する。

【解決手段】 Cl2 /NF3 = 40/20sccm、圧力1.2mTorrの条件にて、チタンシリサイド膜3とポリシリコン膜2の一部とを異方性エッチングする。引続き、Cl2 とO2 との混合ガスにより、ポリシリコン膜2を異方性エッチングする。NF3 が完全に解離する。N原子がバターン側壁の強固な保護膜となるので、サイドエッチングが発生せず、良好なバターン形状を得ることができる。同一装置内で各膜をエッチングするので、工程を削減することができ、生産コストの低減を図ることができる。さらに、異物の発生を低減することができ、歩留りの高い半導体装置を得ることができる。

